Documentazione SIS online

Questa pagina contiene documentazioni/presentazioni riguardanti SIS che ho trovato online:

• https://course.ece.cmu.edu/~ee760/760docs/blif.pdf

  Note

  Una delle informazioni che per me e’ stata piu’ utile contenuta in questo pdf e’ una frase a pagina 4:

  “All feedback loops in a model must go through a generic-latch. Purely combinational-logic cycles are not allowed.”

  Per correggere l’errore di cycle dovuto a loop/cicli nei circuiti (che possono avvenire ad esempio quando si sviluppa una FSMD interfacciando un datapath ad una FSM) occorre aggiungere un latch per “interrompere” il loop.

• https://www.di.univr.it/documenti/OccorrenzaIns/matdid/matdid882703.pdf

• https://www.researchgate.net/publication/2624520_SIS_A_System_for_Sequential_Circuit_Synthesis

• http://www.diit.unict.it/users/mpalesi/COURSES/CE_08-09/DOWNLOAD/16_introduzione_sis.pdf

🢠 Errori e Warning in SIS   |   Automazione semplice in SIS 🢡

🗎 Torna all’indice